آموزش طراحی نیم جمع کننده Half Adder به زبان VHDL

آموزش طراحی نیم جمع کننده Half Adder به زبان VHDL سلام،امروز قصد داریم تا یک نیم جمع کننده (Half Adder) به زبان VHDL طراحی کنیم. برای طراحی از نرم افزار مودل سیم (Modelsim) استفاده میکنم تا بعد از اتمام کار بتوانیم کد های خود را شبیه سازی کنیم. یک نیم جمع کننده در واقع دو عدد تک بیتی (A , B) از ورودی دریافت کرده و جمع آنها را به صورت یک بیت مجموع (Sum) و یک بیت کری (Cout)…

ادامه مطلب
0
اشتراک گذاری

نحوه ی نوشتن Test Bench در VHDL

نحوه نوشتن test bench در vhdl

نحوه ی نوشتن Test Bench در VHDL با سلام، قطعا برای مشاهده ی نحوه ی عملکرد برنامه هایمان به زبان vhdl نیاز به شبیه سازی آنها داریم و باید در شبیه سازی مقادیر ورودی را به صورت دستی وارد کنیم و سپس خروجی ها را مشاهده کنیم. البته روش دیگری هم وجود دارد و آن استفاده از test bench است که دیگر نیاز به وارد کردن دستی مقادیر نیست و این کار به صورت اتوماتیک در test bench انجام میشود.…

ادامه مطلب
0
اشتراک گذاری